我想知道是否可以从xilinx中的原理图生成vhdl代码。我知道反过来是可行的。我希望这样做是因为我很好奇在完成mips R2000的数据路径之后代码将如何，以及通过更改代码中的关键行来修改大型原理图的简单方法。我已经使用了原理图和vhdl，但我希望看到用vhdl写的整个数据路径。我使用Xilinx 12.3。谢谢！
答案 0 :(得分：1)
该选项位于设计菜单中 - ＆gt;在实现窗口中选择一个.sch文件，然后单击“查看HDL功能模型”。这将生成所选原理图的vhdl代码。 ：○
答案 1 :(得分：0)
您可以将原理图设计转换为HDL模型。在设计中的实现下，实用程序点按以单击视图HDL功能模型，该模型从原理图创建HDL文件，对于VHDL是.vhf，对于Verilog是.vf，将该文件更改为.vhd（对于VHDL）和.v之后使用Verilog，您可以轻松地将此设计添加到vivado项目中
答案 2 :(得分：0)
如果使用的是Vivado 2018.2，则可以在Tcl控制台中使用write_vhdl，后跟要写入VHDL的文件名。
例如， write_vhdl Drive_Letter：\ File_Location \ Schematic_to_vhdl.vhd