标签： vhdl fpga xilinx
我在设计中使用sfixed库使用了ieee_proposed信号。
sfixed
ieee_proposed
我的设计工作正常，但现在我想从ISE14.7（在设计实用程序下）创建原理图符号。我收到一条错误消息，指出找不到ieee_proposed。
ISE14.7
如何解决此错误？