我已经设计了Butterfly PUF的基本单元。关于如何将其实现到FPGA板上的任何建议?
答案 0 :(得分:0)
他们声称已经在Xilinx的Virtex5 FPGA上实现了Butterfly PUF,并提供了一些理论背景。 要注意的是,您实际上必须尽力使关键路径尽可能地对称,因此导致的延迟来自生产过程的变化,而不是设计。事实证明,在FPGA上并不是那么容易,还有其他出版物证明Butterfly PUF“不适合FPGA”- https://eprint.iacr.org/2009/629.pdf
无论如何,要保持对路径对称性的控制,您必须更深入-探索FPGA的SLICE架构(您使用的是btw类型?)肯定它们具有某种锁存器/ FF元素。