错误(10663):DSD_Project.v(34)处的Verilog HDL端口连接错误:输出或输入端口"命中"必须连接到结构网表达式

时间:2017-01-15 23:06:49

标签: verilog hdl

@(form: Form[RegisterForm])(implicit request: RequestHeader)

@request.flash.get("error").map { message =>
    <div>@message</div>
}

Why can't you do bitwise operations on pointer in C, and is there a way around this?

1 个答案:

答案 0 :(得分:0)

如您所知,问题在于以下几行:

sensor s1(hit0, echo0) ; // , CLOCK_50);
sensor s2(hit1, echo1) ; // , CLOCK_50);

sensor中,第一个端口hit是输出。但是,您正在尝试将其连接到reg,正如您在上面的行中指定的那样:

output reg hit0 = 1'b0;
output reg hit1 = 1'b0;

您应该将这些信号用作wire s,而不是reg s。