将txt文件加载到verilog testbench中

时间:2015-03-08 14:28:16

标签: memory loading verilog

我想将.txt文件中的一些数据作为输入加载到测试平台中以运行模拟,但我希望加载的数据是实数。

例如:

 0.00537667139546100
 0.0182905843325460
-0.0218392122072903
 0.00794853052089004

我发现$readmemh$readmemb适用于十六进制或二进制。是否有任何方法可以帮助我加载数据而不将其转换为二进制或十六进制,然后再将其加载到测试平台?

1 个答案:

答案 0 :(得分:2)

$readmemh$readmemb用于将数据加载到内存中。如前所述,这些函数需要十六进制或二进制数据。如果您只想使用从文件中读取的一些数据,则可以使用$fscanf格式设置的%f函数,即:

$fscanf(file,"%f ",real_num);