Verilog测试台比较

Question

我有五次电路仿真的结果和一些测试，结果将在故障表中注明。

现在我必须将新电路产生的值与上述电路仿真中已有的值进行比较。我这样做是为了知道我的新电路是哪个故障类。

如何将以前模拟的值存储在测试平台中？如何将新值与先前在同一测试平台中存储的结果进行比较，以及它匹配的故障类我必须打印该故障类？

基本上我想知道如何进行比较。

Answer 1

一种简单的方法是将您感兴趣的值转储到文本文件中。您可以在每一行标记时间戳（或打印时钟周期数）。可以使用简单的diff，perl脚本或meld和WinMerge等程序来比较这两个文件，并找出值在不同的时间周期或时钟周期。