用凿子包裹Verilog代码

Question

是否可以将一些verilog代码包装成chisel / scala代码？如果是的话，我该怎么做？ 我需要在凿子中使用一些verilog模块。

谢谢

弗朗西斯

Answer 1

您需要查找BlackBox构造（https://chisel.eecs.berkeley.edu/2.2.0/chisel-manual.pdf）并查看是否能解决您的问题。

BlackBox将让您描述Chisel如何与您的Verilog代码接口。然后，将Chisel设计编译为Verilog。一旦你有Chisel输出的Verilog，你必须手动将你的Chisel Verilog设计连接到你现有的Verilog代码。