如何在Verilog中分配什么东西？

Question

例如，我有这样的事情：

reg b5,b3,b2,b0;
wire [5:0] vector;

assign {b5,<unused>,b3,b2,<unused>,b0} = vector;

我不关心矢量的第1和第4位。

使用什么最好的东西而不是？ 1＆＃39; BZ？ 1＆＃39; B0？还是1＆＃39; bX？还是...？

Answer 1

您只能指定实际关注的位。

assign b5 = vector[5];
assign b3 = vector[3];
assign b2 = vector[2];
assign b0 = vector[0];

您也可以使用向量的子集执行此操作：

reg [1:0] 2bits;
wire [5:0] vector;
assign 2bits = vector[1:0];

Answer 2

怎么样：

reg b5,b3,b2,b0;
wire [5:0] vector;
reg dummy1, dummy2;

assign {b5,dummy1,b3,b2,dummy2,b0} = vector;