我正在尝试合成一个具有如下sintax的VHDL模块:
...
adc_0_ram_addr <= address_i when selector="000" else ( others => '0' );
...
但是,在使用ISE进行合成时,我收到以下错误:
ERROR:HDLCompiler:1690 This construct is only supported in VHDL 1076-2008
我的项目设置为VHDL20XX而不是&#93; 93,所以应该可以参考这个poing。 我用Google搜索了它,但我什么都没发现。 如何正确设置ISE环境?
提前致谢
答案 0 :(得分:1)
我发现了问题:由于和写入权限问题,语言更改未完成。