VHDL / Verilog：访问HDMI端口

Question

我刚买了一块新板。

http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,400,836&Prod=ATLYS

如您所见，我在主板上有两个HDMI输入和两个HDMI输出。

我想要做的是拍摄一个HDMI输入并对1080p信号执行一些变换。具体来说，我想让屏幕中心的像素稍微不那么明亮，屏幕边缘的像素更亮。然后将此新信号输出到其中一个HDMI输出端口。

我真的不知道怎么做 - 我对FPGA设计很陌生。

我是否需要获取一些IP，或者我可以使用标准工具自行完成此操作吗？我有Xilinx ISE webpack。

非常感谢任何见解，

Answer 1

通常有两种选择：
1）您可以继续使用您选择的HDL实现自己的HDMI接收器/发射器模块。但是为了你的目的，这似乎太费时间和太多的过度杀伤，因为你想要做的就是“改变一些像素值”。
我也不会向HDL / FPGA领域的初学者推荐这个 据我所知，HDMI规格也不是免费提供的，所以这可能不是最便宜的解决方案 2）使用现有的IP核。您是否查看过digilent页面底部的“支持文档”（问题中的链接）？ 似乎存在reference design“ 接受HDMI输入，将输入帧缓冲到内存中，然后将缓冲区输出到另一个HDMI端口。“

如果您拥有使用EDK（嵌入式开发套件）所需的许可，则此参考设计应包含您正在寻找的内容 但即使您需要纯HDL解决方案，查看EDK解决方案附带的HDL源文件也不会受到影响。
EDK的完整许可证也需要费用，但您可以从Xilinx获得免费的30天评估许可证。

最后，互联网上有很多免费的IP核，例如：在OpenCores.org。

编辑：我刚刚发现这个Xilinx论坛条目Understanding DVI/HDMI and Atlys可能涵盖了您正面临的一些问题。