单端口或双端口柱塞的四端口柱塞?

时间:2012-04-05 23:27:47

标签: memory vhdl verilog system-verilog

在我目前正在进行的设计中,我需要四端口柱塞。然而,在查找表中实现它是使用大量的区域,我无法通过该设置达到所需的性能。既然,我的FPGA有单端口和双端口RAM的硬件模块,那么我可以将它们组合成四端口存储器吗?

1 个答案:

答案 0 :(得分:4)

您可以考虑对Block RAM进行双重计时,尽管这会影响时序等。

参见例如http://www.xilinx.com/support/documentation/application_notes/xapp228.pdf

如果你只需要四读访问,那么你只需要两个双端口Block RAM,它们都连接到相同的写使能和写数据。