2D数组是否可以在verilog中合成

Question

内存总是1D，那么在仿真中工作正常的2D或3D数组会以verilog合成吗？（字大小为8位）

Answer 1

这取决于综合工具以及您要做的事情。支持能够使用我之前使用过的所有合成器从2D阵列推断出RAM结构。做任何更奇特的事情可能不受支持。将合成具有这样的2D阵列的模块。

    reg [DATA_WIDTH-1:0]     mem [0:DEPTH-1]; // memory array.

    always @(posedge clk)
      if (we) mem[addr]