标签： verilog synthesis
我正在尝试在FPGA上实现一个微控制器，我需要为它的程序提供一个ROM。如果我使用$ readmemb，那么它会被正确地合成到ROM吗？如果没有，那么标准的方法是什么？
答案 0 :(得分：17)