使用VIVADO HLS进行协同仿真

Question

Xilinx系统生成器可用于原始MATLAB参考模型与实际HW板之间的协同仿真。在原始C ++参考模型（在对HDL进行数据类型和算法优化之前）和VIVADO HLS中的实际硬件板之间，我们是否可以遵循类似的步骤进行协同仿真？

Answer 1

是的，我们可以！如果您已经有了C ++参考模型，则可以将其结果与FPGA上加速的主机和设备端代码进行比较。我在OpenCL中使用主机/设备术语，这是Vitis当前用于C ++ FPGA内核的术语。通常，跨PCIe往返FPGA的所有缓冲区处理均由主机端代码完成，而数据由设备端代码操作。 Vitis和SDAccel（早期版本）流具有用于FPGA的代码的软件仿真以及硬件仿真，而硬件仿真实际上是通过xsim对代码的主机和设备部分进行的共同仿真。最后，您可以在实际的硬件板上（例如AWS F1实例）运行编译成比特流的FPGA。您拥有自己的C ++原始模型，可以与2种仿真和FPGA上的实际执行进行比较。