我们正在考虑将一些代码转移到CPLD或FPGA中，以使其更快。之前我曾与Xilinks及其工具套件合作，但出于某种原因决定我们这次使用Altera，所以我试图习惯Quartus II。
特别是，我正在寻找一种方法来明确地将引脚分配给我正在使用的芯片。在Xilinx中，我编辑了网表文件，但我在Quartus中找不到这样的东西。那里有 一个程序（Assignments =＆gt; Pin Planner），但它有一个笨重的GUI，我更喜欢在文本编辑器中编辑引脚，所以我的双重问题是< / p>
答：如何找到存储引脚分配的文件？它没有列在项目导航器中的我的文件下，但是我在Pin Planner中分配的引脚在会话期间保持不变，因此它们必须存储在某处。
B：这是一个可怕的想法吗？
IDE是Quartus II 10.1 开发套件是MAX II开发板 语言是VHDL
编辑：现在，我遇到了一个问题，我正试图通过USB与Dev Kit进行交互。我正在制作一个串行数据接收器并给它一个数据输入引脚。开发套件有一个USB接收器，所以我试图将din映射到USB连接器所在的任何引脚。根据我的文件（rm_maxII-develop_board-rev1.pdf），USB连接器在“Board Designation U13”上，但是当我进入Pin PLanner并尝试分配它时，没有PIN_U13。我怀疑这是pdf中的一个错误，而不是Pin Planner，但因为我之前从未使用过Altera产品，所以我很困惑。答案 0 :(得分：8)
A）您需要编辑* .qsf文件，并添加类似于以下内容的行：
set_location_assignment PIN_AP30 -to qdr_q[35]
B）虽然我有时会在设计的早期阶段使用引脚规划器，但在修改引脚，添加或删除设计中的VHDL文件等时，我几乎只能直接编辑qsf文件。为了完全安全，进行大的更改（特别是优化或编译器设置）我将确保Quartus没有运行。我一直在使用Quartus这样的方式，因为它出来了，并没有任何问题。
编译完设计后，可以参考* .pin文件查看FPGA的最终引脚排列。特别是，请参阅指示引脚是否被手动分配的列，因为任何未专门分配给某个位置的引脚在每次重新编译芯片时都会发生相当大的变化（如果您已经制作了PCB，那么这个引脚是次优的！：）。