标签: quartus
我被迫在项目中使用原理图方法(而不是VHDL)。
我的问题如下:我有两条总线,例如BUS_A[3..0]和BUS_B[2..0],我想将BUS_A[3]信号与BUS_B[2]信号连接。
BUS_A[3..0]
BUS_B[2..0]
BUS_A[3]
BUS_B[2]
我如何实现这样的任务?
编辑: 这是我尝试以下错误消息的方法:
ERROR message:"Bus name allowed only on bus line -- signal "DIN_1[0],DIN_2[1]"