我在Quartus II 14.1版中编写了以下代码:
LIBRARY ieee ;
USE ieee.std_logic_1164.all ;
ENTITY light IS
PORT ( x1, x2 : IN STD_LOGIC ;
f : OUT STD_LOGIC ) ;
END light ;
ARCHITECTURE LogicFunction OF light IS
BEGIN
f <= (x1 AND NOT x2) OR (NOT x1 AND x2);
END LogicFunction ;
但是在进行时序仿真时出现以下错误: 峰值虚拟内存:quartus ii中的537兆字节错误
任何解决方案?? /
答案 0 :(得分:0)
您在测试台之后收到此错误吗?您可能错过了一些实例化模块的信号名称之前的句点('。')。例如,
enable UUT(clock(clock_tb),reset(reset_tb),Rled(Rled_tb));
应该是
enable UUT(.clock(clock_tb),.reset(reset_tb),.Rled(Rled_tb));
我用此解决方案解决了同样的问题。 希望对您有所帮助。