您好我尝试使用Qsys创建PLL。 PLL旨在与FPGA上的串行接口一起使用。当我启动Modsim来模拟时。我没有得到PLL的输出。 进一步研究我试图在modsim中加载PLL,我得到以下错误。
**错误:(vsim-3039)C:/altera/13.0sp1 / ____ PROJECT ____ / TSSD /PLL/PLL1/synthesis/PLL1.vhd(49):实例化' PLL1_altpll_0'失败。
地区:/ pll1 加载设计时出错
在PLL1实体中看到的4个模块中,见下文:
Modsim只会在底部两个之外。 " pll1_altpll_0"和" pll1_altpll_0_altpll_4242"模块显示
加载PLL1.PLL1_altpll_0_dffpipe_l2c 加载PLL1.PLL1_altpll_0_altpll_4242 **错误:(vsim-3033)C:/altera/13.0sp1 / ____ PROJECT ____ / TSSD /PLL/PLL1/synthesis/submodules/PLL1_altpll_0.v(192):实例化' cycloneiii_pll& #39;失败。找不到设计单位。
在modsim内打开时。
有没有人遇到类似的问题,或者使用Modsim或Qsys知道我哪里出错?
非常感谢D