标签： verilog system-verilog
我已经开发出参数化良好的组件（触发器，锁存器，所有逻辑门，存储器，计数器，FIFO），所有这些组件都是使用verilog / system verilog构造对其建模的不同方法。如何记录这些组件？