使用管道将信息从系统Verilog Testbench传递到C ++程序

Question

我希望能够通过管道将信息从System Verilog测试台传递到c ++程序。有没有一种方法可以实现呢？

Answer 1

如果您在Linux上运行，则可以创建一个named pipe文件，并让您的测试平台对其进行写入。然后，您可以将该文件用作程序的输入。

但是，更有效的解决方案是使用SystemVerilog的DPI通过将C ++程序链接到仿真中来传递信息。