Verilog宏定义仿真错误

Question

当尝试模拟具有以下方式定义的宏的.v代码时，幽灵出现错误-

`define ABC `value

...

它说`value不是公认的指令或宏[2.7.3] [16.3.1] [16（IEEE）]

Answer 1

如果相同文件和 之前中未定义value，则您有问题吗？向我们展示。