我正在尝试使用Design Compiler综合一些RTL逻辑。
据我所知，DC使用某些库与诸如TSMC，UMC，GF等库进行合成。
set MyHome [getenv "HOME"]
set search_path [list . ${synopsys_root}/libraries/syn ${synopsys_root}/minpower/syn ${synopsys_root}/dw/syn_ver ${synopsys_root}/dw/sim_ver /home/sylee/
set link_library [list "*" /LIBERTY/p99v125c.db \
/LIBERTY/p81v125c.db \
/LIBERTY/p19v125c.db ]
set target_library [list /LIBERTY/p99v125c.db \
/LIBERTY/181v125c.db \
/LIBERTY/p29v25c.db ]
set simbol_library [list /LIBERTY/5hdl140f.sdb ]
set synthetic_library [list dw_foundation.sldb]
但是，如果我使用上述库，那么我们将获得依赖于该库的门网表。
但是我只想使用GTECH来制作一个入网清单。
那么如何仅使用GTECH进行合成？