标签： optimization verilog synthesis
我使用genus cadence作为综合工具。我一直试图将我的项目强制在1GHz工作。这就是为什么我使用一些多路复用器而不是复杂的门。即使我将多路复用器定义为模块，并且综合工具理解它是多路复用器，在综合之后，它忽略了多路复用器并进行优化。但那时速度效率不高。所以; - 如何关闭优化？ - 如果我不能，如何强制合成工具使用我的门？
谢谢。