路径组未出现在我的时间报告中

时间:2019-07-04 01:41:08

标签: verilog synthesis

我在综合脚本中指定了以下路径组

group_path -name E0TO -to [get_pins -of_objects e0/e1_in_ff]
group_path -name E0FROM -from [get_pins -of_objects e0/e1_in_ff]

此脚本有效(未产生任何错误) 但路径未显示在我的时间报告中

我使用以下三个脚本来生成时间报告, 为了使它起作用,我还尝试将这些路径分离到不同的报告 并且以下所有方法均无效。

report_timing -nworst 10000 -net -cap -input > $rpt_dir/$top_design.timing.rpt$_DATE                              #1 
report_timing -nworst 10000 -net -cap -input -group E0TO > $rpt_dir/E0TO.timing.rpt$_DATE                                     #2
report_timing -nworst 10000 -net -cap -input -group E0FROM > $rpt_dir/E0FROM.timing.rpt$_DATE                                   #3

仅供参考,第三项报告如下

****************************************
Report : timing
        -path full
        -delay max
        -nworst 10000
        -input_pins
        -nets
        -group E0FROM
        -max_paths 10000
        -capacitance
Design :
Version: 
Date   : Thu Jul  4 10:26:29 2019
****************************************

Operating Conditions:    Library: 
Wire Load Model Mode: top
No paths.

1

0 个答案:

没有答案