我是Quartus的新手。我尝试了17和13.1版本并遇到了类似的问题;我无法模拟我设计的方框图。 在旧版本中,我收到一条错误,指出ModelSim的路径设置不正确,而我想改用ModelSim-altera,并且设置了* -altera的路径。 较新的版本表达了可行的反应:))
Error (199000): Run Analysis and Synthesis with top-level entity name "HW1" or run I/O Assignment Analysis before running the EDA Netlist WriterError: Quartus Prime EDA Netlist Writer was unsuccessful. 1 error, 0 warnings