我使用以下简单的Verilog模块测试Xilinx Cool Runner 2 CPLD开发板：
module top(
input a,
input b,
output f
);
assign f = a & b;
endmodule
问题在于，在我对电路板进行编程之后，所谓的AND函数的行为类似于＆＃34; OR＆＃34;。
我测试了各种场景，我可以看到NAND成为NOR，而AND成为OR，反之亦然。
当我编写Spartan-3板时，代码工作正常，这很奇怪。它只与使用XC2C256-7TQ144 Xilinx CPLD IC的CPLD Cool Runner 2有关。
我在这里缺少什么？