整数和实数变量是否在fpga中合成？

Question

在FPGA中，实数和整数变量是否合成。如果它是合成的，如何在varilog中使用这些变量。

Answer 1

integer类型是可综合的，但real不可合成。 real可以合成SystemVerilog。

您可以将其用作任何其他信号：integer a = 0;