使用Vivado IP Block读写映像到DDR

Question

我们正在开发需要在FPGA上进行图像处理的项目。为此，我们使用ZedBoard和linaro（Ubuntu版本）运行。 我们已经完成的工作是使用Zedboard处理系统上的python脚本在DDR中逐像素地以二进制形式存储图像。

现在我们的任务是读取DDR内存的内容，处理它并再次将处理后的输出发送回DDR内存。我们正在使用vivado xilinx工具用于FPGA部分。我们尝试使用AXI-DMA和AXI-Interconnect来读取和写入DDR数据。 我的问题是，我们是否需要使用SDK和某种C编码来读写可编程逻辑端的DDR内存？因为我们想让我们的模块开始用控制信号从DDR读取数据，然后开始实际处理图像数据。一旦我们读取了特定的数据块，就可以处理它并将结果存储到DDR内存中。我们不确定在vivado的块设计中我们需要哪个IP块。在将日期发送到DDR之前，我们还需要Block Ram Memory。

任何已经完成此类项目或有任何知识的人都可以吗？如果您有任何帮助，我们将不胜感激！

由于

Answer 1

zynq FPGA为此提供了AMBA AXI互连。

这是右侧的互连。