标签: vhdl fpga xilinx hdl spartan
如何在spartan 3中使用块ram进行读写?
我在sim.pdf中读到了xilinix的一本手册,每个写入都需要一个时钟周期,每次写入都是BRAM同步的。我们是否应该让有限状态机释放ram的每个写入和读取操作?
答案 0 :(得分:1)
您可以将其用作dual-port RAM,这样您就可以在不同地址的一个周期内读取写入内容。看看xapp463。
dual-port RAM