如何使用vhdl-93“ entity libray”语法而不是使用组件实例化Xilinx的Vivado IP集成器在vhdl中创建的IP内核?
--Attempting to instantiate Vivado
--IP integator core using
--VHDL-93 entity syntax
clk_wiz_1: entity work.clk_wiz_1(
clkin => clkin,
clkout => clkout,
locked => locked,
reset => reset
);
--result: ERROR: can't find it in library
-- work...
--however, when i go back to the
-- old VHDL syntax of putting a
-- redundant component in the file
-- it works...
我真的更喜欢避免对我要实例化的每个vivado IP内核使用旧式的vhdl“组件”。
如何使用VHDL-93实体语法实例化vivado IP内核?