标签: verilog synthesis vivado
for cell in myTableView.visibleCells() { cell.titleLabel?.text = "First Button" }
合成此代码后,我在使用ModelSim模拟器的Post-Synthesis-Simulation过程中得到以下结果:
但我对行为模拟阶段没有任何问题。
似乎Vivado会自动将“b”信号添加到灵敏度列表中,不是吗?
答案 0 :(得分:2)
根据它所暗示的硬件来考虑这个模块。
b无法实现为寄存器或锁存器,因为它是从组合always块分配的。但是,得到的电路包含一个组合循环,当i为0时,它不会稳定在任何值上:
b
always
i
答案 1 :(得分:0)
是的,Xilinx的合成引擎(ISE中的XST,Vivado)会自动将缺失的信号添加到灵敏度列表中。没有给出错误,但默认情况下会出现警告。
警告:[Synth 8-614]信号'my_signal'在此过程中被读取但是 不在敏感度列表中