在verilog中合成并实现RTL设计

Question

我想合成RTL设计，它在内存中对数据进行排序。我不确定是否需要使用测试台或没有测试台来合成模块？

Answer 1

您需要在没有测试台的情况下合成模块。