如何在Riviera-Pro中打破VHDL严重性ERROR或WARNING的模拟

时间:2015-09-09 17:13:02

标签: vhdl

默认情况下,riviera模拟器在严重性级别FAILURE上停止。根据测试台,我想要在ERROR或WARNING上打破。 Aldec自己声明可以使用breakassertlevel TCL变量完成此操作: https://www.aldec.com/en/support/resources/documentation/faq/1070

不幸的是我无法让它发挥作用。我尝试在使用vsim加载顶级之前和使用run运行模拟之前设置此变量。将变量设置为2绝对没有效果,并且模拟继续超过严重性级别为ERROR的断言。

此外,人们还希望这个变量存在并默认设置为3(FAILURE),但事实并非如此。

因此,我想知道我做错了什么,或者我是否只是找到了死机功能的文档。其他人有使用breakassertlevel TCL变量或使用其他机制来获得相同结果的经验吗?

我对涉及手动更改GUI中某些设置的解决方案不感兴趣,因为我需要在批处理流程中控制它。另外,不同的测试台需要在WARNING上停止,而其他测试台则需要在ERROR上停止,因此将其设置为“一劳永逸”#34;不是一种选择。

0 个答案:

没有答案