VHDL声明了一个可变大小的std_logic_vector数组

Question

鉴于一系列自然资源。我怎样才能声明一个std_logic_vectors数组，它的大小与naturals数组的元素相同。更明白地说 如果我有一个带有5个元素的数组T =（5,20,11,10,6），则可以创建一个std_logic_vectors数组，其中每个向量的大小都以T .ie 5向量显示第一个（5 downto 0） ）第二个（20下降0）第三个（11下降到0），依此类推。

Answer 1

数组的元素必须具有相同的类型。当元素类型是像std_logic_vector这样的无约束数组时，边界也必须全部匹配。在最简单的情况下，您不能在另一个数组中包含不同长度的std_logic_vector数组。通常，人们会对所有元素使用最大的数组。使用访问类型，可以创建指向不同长度的数组的指针，但这只能在模拟中使用。