Pipeline Accumulator VHDL

Question

在处理Pipeline Multiplier和Signed Adding Accumulator后，我想知道是否可以在VHDL中实现Pipeline Accumulator。

由于Accumulator使用了Core-Gen，我不知道如何解决这个问题......可能使用寄存器代替累加器，然后不断更新寄存器？我很感激任何想法和帮助！

Answer 1

流水线累加器相当简单。对于32位累加器，将32位分解为适合每个流水线级的块 - 在本例中，我将在每个流水线级中使用8位。然后，您将需要4个阶段来计算它。每个8位的级都有一个溢出位，用作下一级8位的进位。

Answer 2

在Core-Gen中实例化累加器时，可以指定所需的延迟。 Xilinx工具将插入适当数量的寄存器，并自动为您优化加法器逻辑。

有关完整使用详情，请参阅Xilinx数据表中的累加器功能。

Answer 3

coregen中的MAC核心包装器将处理所有开箱即用的内容。只需插入您需要乘法/累加的内容，告诉它您想要签名，然后使用管道深度。这是经典的速度/尺寸权衡。