如何在vhdl中使用3输入逻辑门？

Question

我正在学习vhdl，我正在尝试使用3输入nand门。我的代码是：

G => (A nand B nand C) after 3 ns;

但这不会编译。

Answer 1

我不是VHDL的专家，但我认为你有几个错误 - 应该是：

G <= not (A and B and C) after 3 ns;

即。赋值方向错误，我不确定nand以3个输入需要的方式进行通信，因此使用and作为输入，然后使用not来反转输出

Answer 2

哦，我想我可能知道。

G <= (A nand B nand C);

您的赋值运算符符号是否反转，是吗？

真的推迟编辑：

VHDL不会使用上面提到的A n和B n和C语法进行编译，这会产生语法错误。最好做保罗建议的事情，并在逻辑面前把它拉出来。