了解ASIC的CMOS性能和复杂性：350nm至45nm工艺

Question

我正在尝试在MOSIS项目的帮助下构建ASIC芯片。 （他们通过将多个小项目合并到一个工厂来降低成本）。我有350nm到45nm之间的选择，以及介于两者之间的一切。

我的项目包括硬件实现，sha256算法。我有1个门的管道正在执行算法。这条单一管道有大约50,000到75,000个门。

理想情况下，我想在350nm工艺上安装多个管道。我不确定350nm是否足够小。我在哪里可以找到有关350nm工艺到45nm工艺的栅极数量的信息，0.063mm ^ 2

此外，每个流程的性能如何。我的管道的每一步都有不到100皮秒的延迟。我可以在350nm上获得80MHz或更高的快速时钟吗？

谢谢。

Answer 1

尝试合成45nm和350nm的设计。我猜测45nm会给你更多的性能，更少的面积和更少的延迟。