如何使用Verilator将大型Chisel设计转换为C ++模型?

时间:2019-12-13 13:02:20

标签: riscv chisel verilator

我在使用验证器后端将大型凿子硬件设计编译为C ++模型时遇到了内存分配错误的问题。

当我要构建大型PE设计(例如36x36)时,我会这样编写代码

 PEArray = Seq.fill(height)(Seq.fill(width)(Module new PE).io)

验证程序将崩溃然后抛出

terminate called after throwing an instance of 'std::bad_alloc'  what(): std::bad_alloc 

诸如内存不足之类的问题会导致此问题,是否有任何内存效率的Chisel3内置函数或其他方法可以解决此问题?

0 个答案:

没有答案