Question

我们正在修改Rocket Chip代码。每次修改后，我们都需要运行汇编程序，以确保一切仍然正常运行。

为此，步骤如下： 1）运行Chisel，生成Verilog 2）通过Verilator运行verilog，生成C ++ 3）编译生成的C ++ 4）运行测试

步骤3比Chisel 2大约长10倍。大约需要10分钟，这会减慢开发速度。

有什么方法可以加快速度吗？

Answer 1

我发现了一些非常重要的构建，并且运行时间花费在用于验证支持的不可合成的构造上。

例如，我通过Config选项禁用TLMonitors。您可以在subsystem配置中找到示例。

class WithoutTLMonitors extends Config ((site, here, up) => {
  case MonitorsEnabled => false
})