我正在Vivado 2018.3中合成Xilinx VU9 UltraScale +器件。我一直在遇到一些计时问题，但计时几乎已经结束。我已经清理了很多警告，但是我看到了这一警告，并试图理解它的一般含义。
WARNING: [Place 30-356] This design required 10935 Super Long Lines (SLLs) out of 17280 for the crossing of SLR# 0 to SLR# 1.
从基本的RTL编码角度来看，使用注册接口是否可以避免这种类型的问题，或者这仅仅是说有很多拥塞的逻辑（对于一个SLR来说太多）需要路由？ >