标签: memory vivado virtex
我是进行DDR存储器读写的新手。我有virtex 7开发板和vivado软件。我想编写一个Verilog逻辑,以便使用MIG ip内核而不使用microblaze从DDR存储器发送和接收数据。任何人请告诉我我需要遵循的步骤。您能为我推荐一些MIG基本操作的示例代码吗?
我使用xilinx MIG参考设计配置了MIG ip内核。