标签: verilog system-verilog verification
此循环如何以SystemVerilog语言工作?
public String [] slide_descriptions = { "I want this text in bold \n", "and maybe this too!" };
如果i是3位导线,则每次迭代后i的值是多少?
答案 0 :(得分:0)
bit [2:0] i;
由于 i 是3位值,因此它可以接受0-7之间的值。
因此 i 将获得值0、1、2、3