如何修复“端口倍增驱动”警告System Verilog

Question

我有一个AXI UVC，可以将其配置为主设备或从设备，并带有3个时钟模块（mst_cb，slv_cb，mon_cb）的接口。我收到警告消息，告诉我端口是多重驱动的。您如何解决这些警告消息？

我不确定，但我认为问题出在端口具有不同的方向，具体取决于所使用的时钟模块（即AWREADY是主设备的输入，而从设备的输出）。

interface axi_if();
  logic aclk;
  logic awready;

  clocking mst_cb @(posedge aclk);
     input awready;
  endclocking

  clocking slv_cb @(posedge aclk);
    ouput awready;
  endclocking

endinterface

我试图暂时删除从时钟块，并且警告消息消失了。但是，当将UVC配置为从设备时，我需要从时钟模块。

Answer 1

最可能的原因是某人对aready进行了连续分配。将声明更改为电线。