Question

我正在尝试在莱迪思ICE40 FPGA上创建1 Hz时钟信号。我正在用Verilog编写代码，并使用Lattice Radiant软件。此1 Hz时钟信号将用于创建方波。

但是，我没有得到任何输出，无论是从时钟信号应该打开的引脚还是从应该输出方波的引脚得到的输出。我确定我正在检查正确的针脚。我也确定代码已下载到开发板上。我相信FPGA由于某种原因实际上并没有创建时钟信号。

这是我的代码：

module square (clk, x, y, z);

// Inputs and Outputs
input clk; // The clock signal
output x, y, z; // The square wave output

// Type Declaration
reg x; // x is a register

// Initialize x
initial
    begin
        x = 0;
    end

// Run each time the clock transitions from low to high
always @(posedge clk)
    begin 
        x = !x; // Flip x
    end

// Outputs used to confirm the program is running   
assign y = 0; //39A
assign z = 1; //41A

endmodule

这是我的综合约束文件（.ldc）：

create_clock -name {clk} -period 1000000000 [get_ports clk]

该周期以纳秒为单位定义，因此这是一个1 Hz的时钟。

谢谢。

Answer 1

谢谢大家。我没有意识到自己需要自己制作时钟。我使用高速振荡器功能创建了一个时钟：

// Initialize the high speed oscillator
HSOSC clock (
    .CLKHFEN(1'b1), // Enable the output  
    .CLKHFPU(1'b1), // Power up the oscillator  
    .CLKHF(clk) // Oscillator output  
);

// Divide the oscillator down to 6 MHz
defparam clock.CLKHF_DIV = "0b11";

它似乎正在工作。

无法在Lattice ICE40 FPGA上创建时钟信号

1 个答案: