VHDL有没有一种方法可以在模拟过程中读取当前变化量

时间:2018-11-30 09:28:40

标签: vhdl

我正在构建具有各种刺激设置的程序包生成器。默认情况下,生成器将数据声明为Delta 0。我想控制将其转移到其他Delta,是否有办法读取其“时间”(增量)是多少?

说明

它可以使用Altera(英特尔)的Avalon流接口测试以VHDL制成的收发器。

所以我说的包是这个收发器发送的数据。 此处的生成器将生成基本程序包,并将其发送至发送方接口,然后将其发送至接收方,然后再发送至监视器,在该监视器中检查该程序包是否有错误。

| Gen | -> | Tx | -> | Rx | -> | Mon |

时钟设置为以0 delta运行,因为这对我来说很有意义。 现在,由该时钟生成的数据将在下一个时钟周期内在实际硬件中触发。但是,如果以0 delta生成数据,则将立即触发。因此,我需要将数据生成从零增量转移。在我的情况下,将其移动1个增量或1个时间单位可以达到1 ps或1 ns。

我正在使用同步器将发生器与其监视器对齐。这个(1700行代码)生成器的复杂性包括存储具有不同属性的程序包,并在监视器端比较它的协议和数据错误,能够将其插入我们传输线上的不同点,并插入和设置不同的刺激和软件包配置。

致谢

1 个答案:

答案 0 :(得分:0)

答案是,由于不可能获得当前的增量信息,因此插入1 ps延迟而不是0 ps延迟。与时钟相比,这可以使数据实时移位。