D锁存原理图和D触发器原理图之间的区别

Question

我听说锁存器和触发器之间的主要区别在于，锁存器是异步的，而触发器是边沿触发的，这是有道理的。但是，当我查看他们的Shematic时，它们看起来几乎一样。

这是我能理解的一本书的设计。

但这是我在各种教程中找到的D触发器原理图

正如我所说，它们在我看来几乎是相同的，是什么使它们工作不同，原理图上的区别在哪里？

Answer 1

在文献中很难找到一致的术语，因为术语 flip-flop 和 latch 的使用随时间而变化。

要考虑的重要方面是如何允许输入更改输出。

如果输入始终允许更改输出，则该设备称为简单透明锁存器（有些作者使用了电平触发触发器）。 br /> 如果在控制信号（通常表示为 E 但有时会混淆地标记为 CLK ）保持处于特定电平时允许输入更改输出， >（高电平或低电平），该设备称为简单不透明锁存器（有些作者使用了电平触发时钟触发器）。
如果允许输入仅在控制信号的上升沿或下降沿（用 CLK 表示）上更改输出，则该设备称为触发器（某些作者使用术语边沿触发触发器）。

因此您可能无意中搜索了同一设备。
从块级的角度来看，D锁存器和D触发器都是相同的，但在后者中， CLK 信号是边沿触发的。 /> 必须使用特殊电路来检测边缘（例如here或在Wikipedia页面中）。
由于这些电路在绘制时通常是“庞大”的，因此不幸的是，它们经常被省略，从而导致触发器和锁存器的电路图“相同”。

但是请注意，在触发器的符号中，您会在时钟引脚上找到一个小的“喙”，以表示边沿触发的输入。

Answer 2

您发布的图片都不是触发器，它们是用不同方式绘制的门控D型闩锁。这两个电路是相同的，并且基于SR锁存器。

下面是纯SR NOR锁存器以及状态表和符号。

通过添加其他逻辑来创建D锁存器。

要了解锁存器和触发器之间的区别，您需要了解它们的含义。

顾名思义，“锁存器”是一种不受外部反馈影响的存储元件。简单来说，锁存器是一种具有两个稳定状态（又称双稳态多谐振荡器）“ 0”和“ 1”的反馈电路，可用于存储状态信息。锁存器是从组合逻辑门创建的。通常，锁存器是异步电平触发的。但是，有时一个锁存器需要一个时钟（CLK），在这种情况下，该锁存器称为“同步锁存器”，等效于两张图片中所示的门控D锁存电路。

根据定义，“触发器”是处于主从配置的两级锁存器。像锁存器一样，触发器是具有两个稳定状态（又称双稳态多谐振荡器）“ 0”和“ 1”的电路，可用于存储信息。通过将两个锁存电路组合在一起以形成一个较大的触发器电路来创建触发器。触发器在信号（通常是时钟）的边缘上触发。

下面是通过组合两个SR NAND锁存电路创建的D型触发器的图片。

第一个闩锁称为“主”，而第二个闩锁称为“从”。数据（D）在时钟（C）的上升沿被锁存。