如何在Verilog中声明一个4位数组

Question

我需要一个数组来保存一个4位数。它既不是输入也不是输出，只是计算所需的中间值。如何宣布？

Answer 1

你的意思是你需要一个变量吗？

reg [3:0] mynumber;

Answer 2

对于合成，您可以使用寄存器或电线，具体取决于您的需要。

reg  [3:0] my_reg;

或

wire [3:0] my_wire;

如果要在always块中使用此值，则需要将其声明为reg。

如果您将其用于组合逻辑，而不是在always块中，则将其声明为连线。这将与assign语句或端口列表一起使用。