Question

我是verilog hdl的新手，我想知道如何正确编写以下代码：

genvar cnt;
for( cnt = 0 ; cnt < 5 ; cnt = cnt + 1) begin
   if (cnt is odd) begin
     // do something
    end else begin
    // do something else
      end
end

Answer 1

我不确定为什么你需要在verilog中这样做。 Verilog是一种硬件描述语言，而不仅仅是另一种编程语言。

要检查cnt是否奇怪，我建议您只检查变量的最后一位。

如果最后一位为1，则该数字将为奇数。

if (cnt[0]) begin
    //cnt is odd
    //do something
end else begin
    //cnt is even
    //do something else
end

Answer 2

感谢toolic

if (cnt % 2)

有效！

检查genil中的genvar是否为奇数

2 个答案: