在VHDL分配中，我必须创建一个ALU，它输出减法的结果和二进制补码以及16位输入上的其他一些操作。以rtl代码与功能代码进行比较的方式。
在功能代码中，我使用了算法操作，如“+”，“ - ”和......，但在rtl中，我使用了结构VHDL。这就是为什么我必须准确，所以这些代码的结果显示相同的输出。我不知道代码的哪些部分可能有用。
我正在开发一个vhdl代码，它以结构形式减去两个“签名”数字（以二进制补码格式签名）。通常，为了减去两个无符号数，我们将第二个改为2的补码并添加数字。
但是，现在我们已经签了数字，说我们要减去两个16位有符号数，最后一个MSB是符号位。两个补充如何在这里工作？ （看here），如果我想要a - b（a和b是带符号的数字），我应该有：
a +（两个补码b）
或
a +（不是b）？
（a和b以二进制补码格式签名）