Question

我想通过vga使用fpga board在屏幕上显示图形对象。在下面的代码中，＆＃34; flag＆＃34;只有1位。我想要实现的是当＆＃34; flag＆＃34;是1，我使某些区域成为一种颜色;当＆＃34; flag＆＃34;是0，它显示另一种颜色。 Verilog ISE一直告诉我在＆＃34;其他＆＃34;附近有错误。下面的代码中的声明（＆＃34;否则＆＃34;在中间）。谁能告诉我为什么？

        if (vc >= (groundTop) && vc < (groundBottom))
            begin
                red = 3'b111;
                green = 3'b111;
                blue = 2'b11;
            end
        // player level
        else if (vc >= (groundTop-playerSize) && vc < groundTop)
            begin

                if (flag==1)
                    begin
                        if (hc >= (hbp+p1nbr*playerMove-playerMove*p1nbl) && hc < (hbp+playerSize+p1nbr*playerMove-playerMove*p1nbl))
                            begin
                                red = 0;
                                green = 0;
                                blue = 0;
                            end
                        else
                            begin
                                red = 3'b000;
                                green = 3'b111;
                                blue = 2'b11;
                            end
                    end

                else
                    begin
                        else if (hc >= (hbp+p1nbr*playerMove-playerMove*p1nbl) && hc < (hbp+playerSize+p1nbr*playerMove-playerMove*p1nbl))
                            begin
                                red = 3'b111;
                                green = 3'b111;
                                blue = 2'b00;
                            end
                        else
                            begin
                                red = 3'b000;
                                green = 3'b111;
                                blue = 2'b11;
                            end
                    end
            end
        //sky
        else 
            begin
                red = 3'b000;
                green = 3'b111;
                blue = 2'b11;
            end

以及这里的错误如何。

ERROR:HDLCompiler:806 - "U:/public/work/ECEG_240/NERP_demo/vga640x480.v" Line 117: Syntax error near "else".
ERROR:ProjectMgmt - 1 error(s) found while parsing design hierarchy.

Answer 1

问题在于

else if (hc >= (hbp+p1nbr*playerMove-playerMove*p1nbl) && hc < (hbp+playerSize+p1nbr*playerMove-playerMove*p1nbl)) 这没有理由成为else if。相反，它应该是一个简单的if，因为没有另一个if与其他匹配。

Verilog：错误：HDLC编译器：806 - 第117行：＆＃34;其他＆＃34;附近的语法错误

1 个答案: